Saat ini pemanfaatan energi listrik dari sumber energi terbarukan seperti energi angin, fuel cell, sel surya, dan lain sebagainya sudah mulai dikembangkan di Indonesia. Namun energi yang dihasilkan dari pembangkit jenis ini sebagian besar masih dalam bentuk tegangan searah (DC) sementara beban listrik yang harus dilayani, kebanyakan adalah konsumsi energi listrik dalam bentuk tegangan AC. Untuk itu diperlukan suatu inverter yang dapat mengubah energi DC menjadi AC. Inverter adalah sebuah peralatan elektronika yang mampu mengubah sumber tegangan searah/DC menjadi sumber tegangan bolak-balik/AC dengan besar magnitude dan frekuensi yang diinginkan. Walaupun inverter kini banyak dipasaran namun keluaran yang dihasilkan masih banyak kelemahan, diantaranya bentuk gelombang yang tidak ideal dan adanya kandungan harmonisa yang justru akan merusak peralatan yang disuplainya. Bentuk gelombang keluaran dari sebuah inverter ditentukan dari topologi dan teknik pensaklarannya. Salah satu metode pensaklaran yang mulai dikembangkan saat ini adalah SPWM atau Sinusoidal Pulse Width Modulation dengan topologi rangkaian full bridge.. Dengan metode SPWM gelombang keluaran sebuah inverter dapat dimodifikasi menjadi gelombang sinus murni sehingga harmonisa yang dihasilkan oleh inverter menjadi lebih rendah. Penelitian ini bertujuan untuk merancang sebuah inverter satu fasa yang menghasilkan gelombang keluaran sinus murni dengan metode SPWM. Implementasi pensaklaran dengan metode SPWM dirancang menggunakan perangkat keras FPGA dan perangkat lunak verilog. Kode verilog ditulis dan disintesis menggunakan tool Quartus II kemudian diverifikasi menggunakan board FPGA Altera Cyclone IV. Output dari pin FPGA dihubungkan dengan sebuah rangkaian full bridge yang terdiri dari optoisolator dan MOSFET sebagai penguat daya, kemudian dinaikkan tegangannya menjadi 220V menggunakan transformator step-up.